Oct 17 – 21, 2016
Zentrum für Datenverarbeitung, JGU Mainz
Europe/Berlin timezone

Session

Comparison of VHDL and Verilog

Oct 18, 2016, 11:05 AM
Kursraum 2 (Zentrum für Datenverarbeitung, JGU Mainz)

Kursraum 2

Zentrum für Datenverarbeitung, JGU Mainz

Anselm-Franz-von-Bentzel-Weg 12<br>55128 Mainz

Conveners

Comparison of VHDL and Verilog

  • Fridtjof Feldbusch (KIT)

Description

comparison of the hardware description languages VHDL and Verilog

Presentation materials

There are no materials yet.
Building timetable...